วงจรโฟโตนิกสำหรับคอมพิวเตอร์ควอนตัม
องค์ประกอบพื้นฐานของคอมพิวเตอร์ควอนตัมเป็นคิวบิต qubits สามารถชนิดของอนุภาคใด ๆ ที่มีคุณสมบัติควอนตัมเช่นอิเล็กตรอนหรือโฟตอน เพื่อให้ qubits เหล่านี้ทำงานสำเร็จในคอมพิวเตอร์ควอนตัม พวกเขาจำเป็นต้องโต้ตอบกันในกระบวนการควอนตัมที่เรียกว่าการพัวพัน
แม้ว่าโฟตอนจะสร้างควิบิตที่ยอดเยี่ยมเนื่องจากความเร็ว พวกมันไม่ชอบมีปฏิสัมพันธ์ซึ่งกันและกัน หรือสิ่งอื่นใดสำหรับเรื่องนั้น ซึ่งทำให้ยากต่อการพัวพันกับควอนตัม
ตอนนี้นักวิจัยจากมหาวิทยาลัยแมริแลนด์และสถาบันร่วมควอนตัมสามารถแก้ปัญหานี้ได้ด้วยการพัฒนาทรานซิสเตอร์แบบโฟตอนเดี่ยวตัวแรกโดยใช้ชิปเซมิคอนดักเตอร์ อุปกรณ์ที่เป็นผลลัพธ์นี้ทำให้เกิดปฏิสัมพันธ์ระหว่างโฟตอนกับโฟตอนในอุปกรณ์ที่รวมชิปขนาดกะทัดรัด ซึ่งเป็นส่วนประกอบที่สำคัญที่ขาดหายไปของวงจรควอนตัมโฟตอนแบบบูรณาการ
ในวารสารScienceนักวิจัยอธิบายว่าพวกเขาสร้างทรานซิสเตอร์จากวัสดุเซมิคอนดักเตอร์ที่เรียกว่าแกลเลียมอาร์เซไนด์ (GaAs) ได้อย่างไร เมมเบรนแบบบางนี้มีความหนาเพียง 160 นาโนเมตร โดยมีรูเล็กๆ เจาะเข้าไปเป็นระยะๆ แต่หลายรูหายไปตรงกลาง
พวกเขารวมเมมเบรนของเซมิคอนดักเตอร์นี้กับจุดควอนตัมซึ่งในกรณีนี้ทำจากวัสดุเซมิคอนดักเตอร์ที่แตกต่างกันที่เรียกว่าอินเดียม arsenide (InAs) จุดควอนตัมอยู่ตรงกลางของอาร์เรย์รู อาร์เรย์ของรูก่อให้เกิดสิ่งที่เรียกว่าคริสตัลโฟโตนิกซึ่งเป็นวัสดุที่สามารถดักแสงโดยใช้กลไกที่เรียกว่าการสะท้อนของแบรกก์ซึ่งแสงสะท้อนไปรอบ ๆ กับดัก ในการออกแบบนี้ จุดควอนตัมไม่ได้ดักจับโฟตอนแต่ช่องดักจับพวกมัน
สิ่งที่ควอนตัมดอทในการจัดเรียงนี้คือเก็บข้อมูลเกี่ยวกับโฟตอน จุดควอนตัมดักอิเล็กตรอนตัวเดียวภายในซึ่งมีคุณสมบัติการหมุนตามที่Shuo Sunผู้เขียนนำรายงานและนักวิจัยดุษฎีบัณฑิตแห่งมหาวิทยาลัยสแตนฟอร์ดซึ่งเป็นนักศึกษาระดับ UMD ในช่วงเวลาที่ทำการวิจัย
การหมุนของอิเล็กตรอนถือได้ว่าเป็นคุณสมบัติควอนตัมที่คล้ายคลึงกับการเคลื่อนที่ของยอดปั่น หากไม่มีโฟตอนเข้ามา อิเล็กตรอนจะหมุนไปทางเดียว (เช่น ตามเข็มนาฬิกา) แต่ถ้ามีโฟตอนตัวเดียวมาถึงโพรง การหมุนก็จะหมุนไปทางอื่น (ทวนเข็มนาฬิกา) ด้วยกลไกนี้ จุดควอนตัมจะเก็บข้อมูลเกี่ยวกับโฟตอนที่เข้ามา
Edo Waksศาสตราจารย์จาก UMD และ JQI กล่าวว่า “จุดควอนตัมประกอบด้วยการหมุนของอิเล็กตรอนเพียงตัวเดียว ซึ่งทำหน้าที่เป็นองค์ประกอบหน่วยความจำ “เมื่อโฟตอนแรกสะท้อนออกมา มันจะพลิกสปิน ซึ่งบันทึกความจริงที่ว่ามันอยู่ที่นั่น ต่อมาการหมุนจะควบคุมว่าโฟตอนที่สองสะท้อนหรือส่งผ่านหรือไม่”
ทั้งหมดนี้สามารถเอาชนะปัญหาหลักอย่างหนึ่งในการใช้ qubits ที่ใช้โฟตอน: โฟตอนแทบไม่มีปฏิสัมพันธ์กับสิ่งแวดล้อม สิ่งที่นักวิทยาศาสตร์ได้ทำคือออกแบบวงจรโฟโตนิก (คล้ายกับสายไฟอิเล็กทรอนิกส์) ที่สามารถนำทางและดักจับโฟตอนได้เป็นเวลานานพอสมควรก่อนที่จะเกิดการดูดซับวัสดุหรือการรั่วไหลของโฟตอน
“เราจำเป็นต้องทำให้โฟตอนมีปฏิสัมพันธ์ซึ่งกันและกันในกระบวนการพัวพัน” ซันกล่าว “เราเป็นครั้งแรกที่สาธิตอุปกรณ์ที่รวมชิปซึ่งช่วยให้โฟตอนหนึ่งเปลี่ยนโฟตอนอื่น ๆ ซึ่งเป็นส่วนประกอบสำคัญสำหรับการโต้ตอบโฟตอนสองโฟตอนสำหรับการพัวพัน”
ในขณะที่งานนี้แสดงให้เห็นถึงการพิสูจน์แนวคิด ตามรายงานของ Waks นักวิทยาศาสตร์กำลังคิดหาวิธีเชื่อมต่อและรวมทรานซิสเตอร์หลายตัวและประตูควอนตัมเข้าด้วยกันเพื่อสร้างวงจรโฟโตนิกควอนตัมขนาดเล็ก “สิ่งนี้ทำให้เกิดความท้าทายอย่างมาก เนื่องจากอุปกรณ์ปัจจุบันของเรามีผลผลิตไม่สูง และเราต้องหาอุปกรณ์จำนวนมากเพื่อหาอุปกรณ์ที่มีประสิทธิภาพดี” ซันกล่าว
ในอนาคตอันใกล้ นักวิทยาศาสตร์จินตนาการว่าตัวประมวลผลควอนตัมที่ใช้โฟโตนิกแบบกะทัดรัดดังกล่าวจะมีประโยชน์มากสำหรับเครือข่ายควอนตัมและการสื่อสารควอนตัม เนื่องจากโฟตอนเป็นทางเลือกที่เป็นธรรมชาติในฐานะผู้ให้บริการข้อมูลในโลกของเทคโนโลยีการสื่อสารด้วยไฟเบอร์ออปติก
นอกจากนี้ ซิลิกอนเป็นตัวนำความร้อนที่ดี ซึ่งแตกต่างจากวัสดุ PCB และชิปบรรจุภัณฑ์ สามารถติดตั้งฮีตซิงก์บนทั้งสองด้านของ Si-IF เพื่อดึงความร้อนได้มากขึ้น—การประมาณการของเราแนะนำให้เพิ่มสูงสุด 70 เปอร์เซ็นต์ การขจัดความร้อนที่มากขึ้นช่วยให้โปรเซสเซอร์ทำงานได้เร็วขึ้น
แม้ว่าซิลิกอนจะมีความต้านทานแรงดึงและความฝืดได้ดีมาก แต่ก็ค่อนข้างเปราะบาง โชคดีที่อุตสาหกรรมเซมิคอนดักเตอร์ได้พัฒนาวิธีการจัดการกับแผ่นเวเฟอร์ซิลิคอนขนาดใหญ่มาเป็นเวลาหลายทศวรรษโดยไม่ทำให้เสียหาย และเมื่อระบบที่ใช้ Si-IF ได้รับการยึดและประมวลผลอย่างเหมาะสม เราคาดหวังว่าระบบจะตรงตามหรือเหนือกว่าการทดสอบความน่าเชื่อถือส่วนใหญ่ ซึ่งรวมถึงความทนทานต่อการกระแทก การหมุนเวียนด้วยความร้อน และความเค้นจากสิ่งแวดล้อม
ไม่มีทางหลีกเลี่ยงความจริงที่ว่าต้นทุนวัสดุของผลึกซิลิกอนสูงกว่าราคาของ FR-4 แม้ว่าจะมีปัจจัยหลายอย่างที่ส่งผลต่อต้นทุน แต่ต้นทุนต่อตารางมิลลิเมตรของ PCB 8 ชั้นสามารถอยู่ที่ประมาณหนึ่งในสิบของเวเฟอร์ Si-IF 4 ชั้น อย่างไรก็ตาม การวิเคราะห์ของเราระบุว่าเมื่อคุณลบต้นทุนของบรรจุภัณฑ์และการสร้างแผงวงจรที่ซับซ้อน และปัจจัยในการประหยัดพื้นที่ของ Si-IF ความแตกต่างของต้นทุนนั้นเล็กน้อย และในหลายกรณี Si-IF ออกมาข้างหน้า
มาดูตัวอย่างว่าการรวม Si-IF มีประโยชน์ต่อระบบคอมพิวเตอร์อย่างไร ในการศึกษาการออกแบบเซิร์ฟเวอร์ครั้งหนึ่ง เราพบว่าการใช้โปรเซสเซอร์แบบไม่มีแพ็คเกจซึ่งใช้ Si-IF สามารถเพิ่มประสิทธิภาพของโปรเซสเซอร์ทั่วไปได้สองเท่า เนื่องจากการเชื่อมต่อที่สูงขึ้นและการกระจายความร้อนที่ดีขึ้น ยิ่งไปกว่านั้น ขนาดของ “แผงวงจร” ซิลิกอน (เพื่อความต้องการที่ดีขึ้น) สามารถลดขนาดจาก 1,000 ซม. 2เป็น 400 ซม. 2ได้ การย่อขนาดระบบที่มีผลกระทบอย่างมากต่ออสังหาริมทรัพย์ของศูนย์ข้อมูลและปริมาณโครงสร้างพื้นฐานในการระบายความร้อนที่จำเป็น ในอีกทางหนึ่ง เราได้พิจารณาระบบ Internet of Things ขนาดเล็กที่มีพื้นฐานมาจาก Arm microcontoller การใช้ Si-IF ที่นี่ไม่เพียงลดขนาดของบอร์ดลง 70 เปอร์เซ็นต์ แต่ยังลดน้ำหนักจาก 20 กรัมเป็น 8 กรัมอีกด้วย
นอกเหนือจากการลดขนาดระบบที่มีอยู่และเพิ่มประสิทธิภาพการทำงานแล้ว Si-IF ควรให้ผู้ออกแบบระบบสร้างคอมพิวเตอร์ที่อาจเป็นไปไม่ได้ หรืออย่างน้อยก็ทำไม่ได้อย่างยิ่ง
เซิร์ฟเวอร์ที่มีประสิทธิภาพสูงโดยทั่วไปประกอบด้วยโปรเซสเซอร์สองถึงสี่ตัวบน PCB แต่แอปพลิเคชั่นประมวลผลประสิทธิภาพสูงบางตัวต้องการเซิร์ฟเวอร์หลายเครื่อง เวลาแฝงในการสื่อสารและปัญหาคอขวดของแบนด์วิดท์เกิดขึ้นเมื่อข้อมูลจำเป็นต้องย้ายข้ามโปรเซสเซอร์และ PCB ที่แตกต่างกัน แต่ถ้าโปรเซสเซอร์ทั้งหมดอยู่บนแผ่นเวเฟอร์แผ่นเดียวกันล่ะ? โปรเซสเซอร์เหล่านี้สามารถรวมเข้าด้วยกันได้เกือบแน่นราวกับว่าทั้งระบบเป็นโปรเซสเซอร์ขนาดใหญ่ตัวเดียว
แนวคิดนี้ถูกเสนอครั้งแรกโดย Gene Amdahl ที่บริษัท Trilogy Systems ของเขา ไตรภาคล้มเหลวเนื่องจากกระบวนการผลิตไม่สามารถให้ระบบการทำงานเพียงพอ มีโอกาสเกิดข้อบกพร่องเสมอเมื่อคุณสร้างชิป และความน่าจะเป็นของข้อบกพร่องจะเพิ่มขึ้นอย่างมากตามพื้นที่ของชิป หากชิปของคุณมีขนาดเท่ากับจานอาหารค่ำ คุณแทบจะรับประกันได้เลยว่าจะมีข้อบกพร่องในการทำลายระบบอยู่ที่ใดที่หนึ่ง
แต่ด้วยผ้าที่เชื่อมต่อด้วยซิลิกอน คุณสามารถเริ่มต้นด้วยชิปเล็ต ซึ่งเรารู้อยู่แล้วว่าสามารถผลิตได้โดยไม่มีข้อบกพร่อง จากนั้นจึงเชื่อมโยงเข้าด้วยกันเพื่อสร้างระบบเดียว พวกเรากลุ่มหนึ่งที่มหาวิทยาลัยแคลิฟอร์เนีย ลอสแองเจลิส และมหาวิทยาลัยอิลลินอยส์ที่เออร์บานา-แชมเพนออกแบบระบบขนาดเวเฟอร์ดังกล่าวซึ่งประกอบด้วย GPU 40 ตัว ในการจำลอง จะเร่งการคำนวณมากกว่าห้าเท่าและลดการใช้พลังงานลง 80 เปอร์เซ็นต์ เมื่อเทียบกับระบบ 40-GPU ขนาดเท่ากันที่สร้างขึ้นโดยใช้แพ็คเกจมัลติชิปและแผงวงจรพิมพ์ที่ล้ำสมัย
นี่เป็นผลลัพธ์ที่น่าสนใจ แต่งานนี้ไม่ง่าย เราต้องคำนึงถึงข้อจำกัดหลายประการ รวมถึงความร้อนที่สามารถกำจัดออกจากแผ่นเวเฟอร์ วิธีที่ GPU สามารถสื่อสารระหว่างกันได้อย่างรวดเร็วที่สุด และวิธีส่งพลังงานทั่วทั้งแผ่นเวเฟอร์
อำนาจกลายเป็นข้อจำกัดสำคัญ ที่การจ่ายไฟขนาด 1 โวลต์มาตรฐานของชิป การเดินสายแบบแคบของเวเฟอร์จะกินไฟเต็ม 2 กิโลวัตต์ แต่เราเลือกที่จะเพิ่มแรงดันไฟฟ้าของแหล่งจ่ายเป็น 12 V แทน ซึ่งจะช่วยลดปริมาณกระแสไฟที่ต้องการและทำให้พลังงานที่ใช้ไป โซลูชันดังกล่าวต้องการตัวควบคุมแรงดันไฟฟ้าแบบกระจายและตัวเก็บประจุปรับสภาพสัญญาณทั่วเวเฟอร์ ซึ่งกินพื้นที่ซึ่งอาจไปใช้กับโมดูล GPU จำนวนมากขึ้น ด้วยการสนับสนุนจากผลลัพธ์ในช่วงแรก ตอนนี้ เรากำลังสร้างระบบคอมพิวเตอร์ต้นแบบขนาดเวเฟอร์ ซึ่งเราหวังว่าจะแล้วเสร็จภายในสิ้นปี 2020
ผ้าเชื่อมต่อระหว่างซิลิคอนอาจมีบทบาทสำคัญในอุตสาหกรรมคอมพิวเตอร์: การละลายของ system-on-chip (SoC) ลงในคอลเล็กชันไดเลตหรือชิปเล็ตแบบบูรณาการ (เราชอบระยะdieletsเพื่อchipletsเพราะมันเน้นลักษณะของตายซิลิคอนเปลือยขนาดที่เล็กและเป็นไปได้ว่ามันอาจจะไม่สามารถทำงานได้อย่างเต็มที่โดยไม่ต้อง dielets อื่น ๆ ในศรี-IF.) ที่ผ่านมาสองทศวรรษที่ผ่านมาเป็น ผลักดันไปสู่ประสิทธิภาพที่ดีขึ้นและการลดต้นทุน บังคับให้นักออกแบบต้องเปลี่ยนชิปทั้งชุดด้วย SoC ในตัวที่ใหญ่ขึ้นกว่าเดิม แม้จะมีประโยชน์ (โดยเฉพาะสำหรับระบบที่มีปริมาณมาก) SoC ก็มีข้อเสียมากมาย
ประการหนึ่ง SoC เป็นชิปขนาดใหญ่เพียงตัวเดียว และดังที่ได้กล่าวไปแล้ว การรับประกันผลผลิตที่ดีสำหรับชิปขนาดใหญ่นั้นยากมาก โดยเฉพาะอย่างยิ่งเมื่อมีกระบวนการผลิตเซมิคอนดักเตอร์ที่ล้ำสมัยเข้ามาเกี่ยวข้อง (โปรดจำไว้ว่าผลผลิตของชิปลดลงอย่างคร่าว ๆ เมื่อพื้นที่ชิปเติบโตขึ้น) ข้อเสียเปรียบอีกประการของ SoC คือการออกแบบครั้งเดียวและต้นทุนการผลิตที่สูง เช่น 2 ล้านเหรียญสหรัฐหรือมากกว่าสำหรับมาสก์ photolithography ซึ่งทำให้ SoCs นั้นไม่สามารถจ่ายได้โดยทั่วไป การออกแบบส่วนใหญ่ ยิ่งไปกว่านั้น การเปลี่ยนแปลงใดๆ ในการออกแบบหรืออัพเกรดกระบวนการผลิต แม้แต่ขั้นตอนเล็กๆ ก็จำเป็นต้องมีการออกแบบใหม่ทั้งหมดอย่างมีนัยสำคัญโซซี สุดท้าย แนวทาง SoC พยายามบังคับการออกแบบระบบย่อยทั้งหมดให้เป็นกระบวนการผลิตเดียว แม้ว่าระบบย่อยบางระบบจะทำงานได้ดีกว่าหากทำโดยใช้กระบวนการอื่น เป็นผลให้ไม่มีสิ่งใดใน SoC ที่บรรลุประสิทธิภาพหรือประสิทธิภาพสูงสุด
แนวทางการรวม Si-IF แบบไม่มีแพ็คเกจช่วยหลีกเลี่ยงปัญหาเหล่านี้ทั้งหมดในขณะที่ยังคงรักษาขนาดที่เล็กและประโยชน์ด้านประสิทธิภาพของ SoC และให้ประโยชน์ด้านการออกแบบและต้นทุนด้วย มันแยก SoC เป็นระบบส่วนประกอบและสร้างใหม่เป็น system-on-wafer หรือ system–on–Si-IF (SoIF)
ระบบดังกล่าวประกอบด้วยไดเอเลตขนาดเล็กที่สร้างขึ้นอย่างอิสระซึ่งเชื่อมต่อกับ Si-IF การแยกส่วนขั้นต่ำระหว่างไดเอต (สองสามสิบไมโครเมตร) เทียบได้กับการแยกระหว่างบล็อกการทำงานสองส่วนภายใน SoC การเดินสายบน Si-IF เหมือนกับที่ใช้ภายในระดับบนของ SoC ดังนั้นความหนาแน่นของการเชื่อมต่อระหว่างกันก็เทียบเคียงได้เช่นกัน
ข้อดีของแนวทาง SoIF เหนือ SoC มาจากขนาดของไดเอต ไดเอทขนาดเล็กมีราคาไม่แพงกว่า SoC ขนาดใหญ่ เนื่องจากดังที่เราได้กล่าวไว้ก่อนหน้านี้ คุณจะได้ผลผลิตที่สูงขึ้นเมื่อชิปมีขนาดเล็กลง สิ่งเดียวที่มีขนาดใหญ่เกี่ยวกับ SoIF คือตัวตั้งต้นของซิลิกอนเอง วัสดุพิมพ์ไม่น่าจะมีปัญหาเรื่องผลผลิตเพราะมันประกอบด้วยชั้นที่ง่ายต่อการประดิษฐ์เพียงไม่กี่ชั้น การสูญเสียผลผลิตส่วนใหญ่ในการผลิตชิปมาจากข้อบกพร่องในชั้นทรานซิสเตอร์หรือในชั้นโลหะล่างที่มีความหนาแน่นสูงเป็นพิเศษ และผ้าเชื่อมต่อระหว่างซิลิกอนก็ไม่มีทั้งสองอย่าง
นอกเหนือจากนั้น SoIF จะมีข้อได้เปรียบทั้งหมดที่อุตสาหกรรมกำลังมองหาโดยการเปลี่ยนไปใช้ชิปเล็ต ตัวอย่างเช่น การอัปเกรด SoIF เป็นโหนดการผลิตใหม่ควรมีราคาถูกและง่ายขึ้น ไดเอทแต่ละอันสามารถมีเทคโนโลยีการผลิตของตัวเองได้ และจะต้องเปลี่ยนไดเลทที่คุ้มค่าต่อการอัพเกรดเท่านั้น ไดเอทเหล่านั้นที่ไม่ได้รับประโยชน์มากนักจากทรานซิสเตอร์ที่มีขนาดเล็กกว่าของโหนดใหม่ ไม่จำเป็นต้องออกแบบใหม่ การผสานรวมที่แตกต่างกันนี้ช่วยให้คุณสร้างระบบระดับใหม่ได้อย่างสมบูรณ์ซึ่งผสมผสานและจับคู่ไดเอตจากรุ่นต่างๆ และเทคโนโลยีที่มักไม่เข้ากันกับ CMOS ตัวอย่างเช่น กลุ่มของเราได้สาธิตการยึดติดของอินเดียมฟอสไฟด์ตายกับ SoIF เพื่อใช้ในวงจรความถี่สูง
เนื่องจากไดเอทจะถูกประดิษฐ์และทดสอบก่อนที่จะเชื่อมต่อกับ SoIF จึงสามารถใช้ในระบบต่างๆ ได้ ซึ่งจะช่วยลดต้นทุนได้อย่างมาก ด้วยเหตุนี้ ต้นทุนโดยรวมในการออกแบบและผลิต SoIF อาจน้อยกว่า SoC ถึง 70 เปอร์เซ็นต์ตามการประมาณการของเรา โดยเฉพาะอย่างยิ่งสำหรับระบบขนาดใหญ่ที่มีปริมาณน้อย เช่น ระบบสำหรับอุตสาหกรรมการบินและอวกาศและการป้องกันประเทศ ซึ่งมีความต้องการเพียงไม่กี่ร้อยถึงสองสามพันเครื่อง ระบบที่กำหนดเองนั้นง่ายต่อการสร้างเป็น SoIF เนื่องจากทั้งต้นทุนการออกแบบและเวลาลดลง
เราคิดว่าผลกระทบต่อต้นทุนและความหลากหลายของระบบมีศักยภาพที่จะนำไปสู่ยุคใหม่ของนวัตกรรมที่ฮาร์ดแวร์ใหม่มีราคาไม่แพงและสามารถเข้าถึงได้โดยชุมชนขนาดใหญ่ของนักออกแบบ สตาร์ทอัพ และมหาวิทยาลัย
ในช่วงไม่กี่ปีที่ผ่านมา เรามีความก้าวหน้าอย่างมากในเทคโนโลยีการรวม Si-IF แต่ยังต้องดำเนินการอีกมาก สิ่งแรกและสำคัญที่สุดคือการสาธิตกระบวนการผลิต Si-IF ที่ให้ผลตอบแทนสูงในเชิงพาณิชย์ บรรเลงเวเฟอร์ขนาด Si-IF อาจต้องใช้นวัตกรรมใน“maskless” พิมพ์หิน ระบบการพิมพ์หินส่วนใหญ่ที่ใช้ในปัจจุบันสามารถสร้างลวดลายได้เพียงขนาด 33 x 24 มม. ท้ายที่สุด เราต้องการสิ่งที่สามารถหล่อลวดลายลงบนแผ่นเวเฟอร์ขนาดเส้นผ่านศูนย์กลาง 300 มม.
นอกจากนี้เรายังต้องการกลไกในการทดสอบ bare dielet และ Si-IF ที่ไม่มีการเติม อุตสาหกรรมมีความคืบหน้าอย่างต่อเนื่องในการทดสอบแม่พิมพ์เปล่า เนื่องจากผู้ผลิตชิปเริ่มก้าวไปสู่การผลิตชิปเล็ตในแพ็คเกจขั้นสูงและการรวม 3D
ต่อไป เราต้องการฮีตซิงก์ใหม่หรือกลยุทธ์การกระจายความร้อนอื่นๆ ที่ใช้ประโยชน์จากการนำความร้อนที่ดีของซิลิคอน ร่วมกับเพื่อนร่วมงานของเราที่ UCLA เราได้พัฒนาระบบระบายความร้อนในระดับเวเฟอร์แบบบูรณาการและโซลูชันการจ่ายพลังงานที่เรียกว่า PowerTherm
นอกจากนี้ แชสซี ฐานยึด คอนเนคเตอร์ และสายเคเบิลสำหรับแผ่นเวเฟอร์ซิลิกอนจำเป็นต้องได้รับการออกแบบมาเพื่อรองรับระบบที่สมบูรณ์