“Valleytronics” เป็นเรื่องใหญ่ต่อไปในคอมพิวเตอร์ควอนตัมหรือไม่?
นักวิจัยจากห้องปฏิบัติการแห่งชาติ Lawrence Berkeley (LBL) ได้พัฒนาเส้นทางใหม่ในการบรรลุ “valleytronics”โดยใช้เซมิคอนดักเตอร์สองมิติ (2D) นักวิจัยของ LBL เชื่อว่าแนวทางใหม่นี้จะทำให้ Valleytronics เป็นทางเลือกที่เสถียรกว่าสำหรับ “spintronics” เพื่อทดแทนอุปกรณ์อิเล็กทรอนิกส์แบบเดิม
คำว่าValleytronics กำลังเริ่มกรองลงในพจนานุกรมของการวิจัยอิเล็กทรอนิกส์ที่ทันสมัย ความหมายจริงๆ แล้วมันซับซ้อน แต่มันแสดงถึงการเคลื่อนไหวที่ห่างไกลจากการใช้ประโยชน์จากประจุไฟฟ้าของอิเล็กตรอนเพื่อเก็บข้อมูลและแทนที่จะใช้เลขควอนตัมของอิเล็กตรอนในวัสดุที่เป็นผลึกเพื่อเข้ารหัสข้อมูลแทน
“หุบเขา” ใน Valleytronics มาจากรูปร่างของกราฟที่คุณได้รับเมื่อคุณพล็อตพลังงานของอิเล็กตรอนที่สัมพันธ์กับโมเมนตัมของพวกมัน: เส้นโค้งที่ได้จะมีสองหุบเขา อิเล็กตรอนเคลื่อนที่ผ่านโครงตาข่ายของเซมิคอนดักเตอร์ 2 มิติเป็นคลื่นที่เติมหุบเขาทั้งสองนี้ โดยแต่ละหุบเขามีลักษณะเฉพาะด้วยโมเมนตัมและจำนวนหุบเขาควอนตัมที่แตกต่างกัน เคล็ดลับคือการจัดการหุบเขาทั้งสองนี้เพื่อให้หุบเขาหนึ่งอยู่ลึกกว่าอีกหุบเขาหนึ่ง ซึ่งทำให้อิเล็กตรอนเข้าไปอยู่ในหุบเขาหนึ่งมากกว่าอีกหุบเขาหนึ่ง เมื่ออิเล็กตรอนอยู่ในหุบเขาพลังงานต่ำสุด สามารถใช้หมายเลขหุบเขาควอนตัมที่เกี่ยวข้องเพื่อเข้ารหัสข้อมูลได้
สิ่งนี้คล้ายคลึงกับวิธีการทำงานของspintronicsแต่แทนที่จะใช้การหมุนควอนตัมของอิเล็กตรอนเพื่อเข้ารหัสข้อมูล Valleytronics ใช้หมายเลขคลื่นควอนตัมแทน
การวิจัยเริ่มเคลื่อนไหวในสาขานี้เมื่อปีที่แล้วเมื่อทีมงานของสถาบันเทคโนโลยีแมสซาชูเซตส์ (MIT) LBL แสดงให้เห็นว่าวัสดุรีเนียมไดซัลไฟด์ 2 มิติสามารถใช้แทนเพชรเพื่อให้ได้เอฟเฟกต์ Valleytronic
ในงานวิจัยล่าสุดนี้ออกจาก Berkeley Lab ซึ่งได้รับการตีพิมพ์ในวารสารวิทยาศาสตร์ทีมที่ใช้วัสดุที่เรียกว่า 2D ทังสเตน diselenide ร่วมกับปรากฏการณ์ที่เรียกว่า“ออปติคอลสตาร์ผล” เพื่อควบคุมการคัดเลือก photoexcited อิเล็กตรอน / หลุม pairs- excitons – ในหุบเขาพลังงานต่างๆ เอฟเฟกต์สตาร์คเกี่ยวข้องกับการขยับและแยกเส้นสเปกตรัมของอะตอมและโมเลกุลเมื่อสัมผัสกับสนามไฟฟ้าภายนอก
Feng Wang นักฟิสิกส์เรื่องย่อจากแผนก Materials Sciences ของ Berkeley Lab กล่าวว่า นี่เป็นการสาธิตครั้งแรกของบทบาทที่สำคัญของเอฟเฟกต์ Stark แบบออปติคัลใน Valleytronics “เทคนิคของเราซึ่งใช้พัลส์แสงเฟมโตวินาทีแบบโพลาไรซ์แบบโพลาไรซ์แบบวงกลมเพื่อเลือกระดับความอิสระในหุบเขา เปิดโอกาสให้มีการจัดการ exciton หุบเขาอย่างรวดเร็วเป็นพิเศษสำหรับการประยุกต์ใช้ข้อมูลควอนตัม”
Spintronics ก็ถูกมองว่าเป็นวิธีการเพิ่มความเร็วในการประมวลผลข้อมูลอย่างมากโดยใช้ประโยชน์จากการหมุนควอนตัมของอิเล็กตรอน อย่างไรก็ตาม การหมุนควอนตัมสามารถส่งผลกระทบต่อสนามแม่เหล็ก ซึ่งนำไปสู่ปัญหาด้านความเสถียรของสปินทรอนิกส์
นักวิจัยของ LBL เชื่อว่าเนื่องจาก Valleytronics อาศัยคลื่นควอนตัมมากกว่าการหมุนของควอนตัม ความไม่เสถียรนี้สามารถขจัดออกได้
Wang เชื่อว่าเอฟเฟกต์ Stark แบบออปติคัลที่ขึ้นกับหุบเขานี้เป็นวิธีที่สะดวกและรวดเร็วมากในการเปลี่ยนโพลาไรซ์ของหุบเขาในขณะที่กำจัดการรบกวนใด ๆ
EMIB คืออะไร โดยพื้นฐานแล้วคือชิ้นส่วนเล็กๆ ของตัวคั่นระหว่างซิลิคอนที่มีส่วนเชื่อมต่อระหว่างกันที่มีความหนาแน่นสูงมาก และสิ่งที่เราเรียกว่า microbumps ที่มีความหนาแน่นสูงกว่าสิ่งที่คุณพบในพื้นผิวบรรจุภัณฑ์มาตรฐาน [การกระแทกแบบไมโครคือลูกประสานเล็กๆ ที่เชื่อมชิปกับชิปตัวอื่นหรือกับจุดเชื่อมต่อที่มีความหนาแน่นสูงของบรรจุภัณฑ์]
EMIB หรือบริดจ์นั้นฝังอยู่ในซับสเตรตบรรจุภัณฑ์มาตรฐานเป็นหลัก ด้วย EMIB คุณจะสามารถรับความหนาแน่นของการเชื่อมต่อระหว่างกันสูงสุดได้ตรงจุดที่คุณต้องการ จากนั้นคุณสามารถใช้ซับสเตรตบรรจุภัณฑ์มาตรฐานสำหรับการเชื่อมต่อระหว่างกันที่เหลือได้
มีประโยชน์มากมายที่จะทำเช่นนี้ หนึ่งในนั้นมีค่าใช้จ่ายเนื่องจากราคาของตัวคั่นซิลิกอนเป็นสัดส่วนกับพื้นที่ของตัวคั่นนั้น ดังนั้น ในกรณีนี้ เราแปลการเชื่อมต่อที่มีความหนาแน่นสูงไปยังพื้นที่ที่ต้องการจริงๆ และยังมีประโยชน์ในแง่ของการสูญเสียการแทรกโดยรวม—การลดทอนสัญญาณเนื่องจากคุณสมบัติของวัสดุ—โดยใช้ซับสเตรตบรรจุภัณฑ์มาตรฐานแทนตัวคั่นซิลิกอน
IEEE Spectrum: Intel ใช้ EMIB อะไรมาบ้าง?
Nagisetty: ที่จริงแล้ว Intel มีโซลูชั่น Chiplet ที่แสดงให้เห็นหลายอย่าง และฉันอยากจะพูดถึงแต่ละโซลูชัน เพราะฉันคิดว่าจะช่วยให้กระจ่างเกี่ยวกับสิ่งที่ฉันคิดว่าเป็นทิศทางที่แตกต่างกันสามทางที่ Chiplets กำลังจะดำเนินไป
Intel มีโซลูชันสองแบบที่ใช้ EMIB ในปัจจุบัน แต่ต่างกันมาก อันแรกคือKaby Lake-Gและนั่นคือจุดที่เรารวม AMD Radeon GPU และหน่วยความจำแบนด์วิดท์สูง [HBM] เข้ากับชิป CPU ของเรา เราใช้ EMIB เพื่อรวม GPU และ HBM โดยใช้อินเทอร์เฟซ HBM ภายในแพ็คเกจ จากนั้นเราใช้PCI Expressซึ่งเป็นอินเทอร์เฟซระดับแผงวงจรมาตรฐานภายในแพ็คเกจเพื่อรวม GPU และ CPU
สิ่งที่น่าสนใจมากเกี่ยวกับโซลูชันนั้นคือ เราใช้ซิลิคอนที่พัฒนาจากภายนอกจากโรงหล่อหลายแห่ง และเรากำลังใช้อินเทอร์เฟซมาตรฐานอุตสาหกรรมทั่วไป เช่น HBM และ PCI Express เพื่อสร้างผลิตภัณฑ์ที่ดีที่สุดในระดับเดียวกัน ในกรณีนี้ เรานำส่วนประกอบ (GPU กับ HBM) ที่สามารถแยกออกมาได้บนบอร์ด และรวมเข้ากับแพ็คเกจ PCI Express ออกแบบมาเพื่อส่งสัญญาณในระยะทางไกลซึ่งเป็นเรื่องปกติของบอร์ด เมื่อคุณใส่ไว้ในแพ็คเกจ จริงๆ แล้วไม่จำเป็นต้องเป็นโซลูชันที่เหมาะสมที่สุด แต่เป็นโซลูชันที่รวดเร็วเพราะเรากำลังใช้อินเทอร์เฟซที่มีอยู่แล้วในอุตสาหกรรม
IEEE Spectrum:คุณได้ประโยชน์อะไรจากการผนวกรวมนี้
Nagisetty:ในกรณีนี้ สิ่งที่เราได้รับคือการปรับปรุงรูปแบบหรือขนาดที่ใหญ่โต สำหรับการเล่นเกมบนมือถือ การออกแบบแล็ปท็อปเป็นสิ่งสำคัญมาก โดยพื้นฐานแล้ว คุณกำลังแลกเปลี่ยนฟอร์มแฟคเตอร์ พลัง และประสิทธิภาพออกจากกันเสมอ ดังนั้นในกรณีนี้ จึงเหมาะอย่างยิ่งสำหรับการมีโซลูชันที่ดีที่สุดในระดับเดียวกันในขนาดที่เล็กที่สุดเท่าที่จะเป็นไปได้
IEEE Spectrum:ตัวอย่าง chiplet อื่น ๆ ที่คุณต้องการอธิบายคืออะไร
Nagisetty:สิ่งต่อไปที่ฉันอยากจะพูดถึงคือ Stratix 10 FPGA ซึ่งจริงๆ แล้วเป็นการสาธิตโซลูชัน EMIB ครั้งแรกของ Intel Stratix 10 มี Intel FPGA อยู่ตรงกลาง แล้วมีชิปเล็ตหกตัวล้อมรอบ FPGA สี่ตัวเป็นชิปเพล็ตตัวรับส่งสัญญาณความเร็วสูง และชิปเพล็ตหน่วยความจำแบนด์วิดธ์สูง 2 ตัวเป็นชิปเล็ตหน่วยความจำแบนด์วิดท์สูงและทั้งหมดประกอบเป็นแพ็คเกจ ตัวอย่างนี้รวมโหนดเทคโนโลยีที่แตกต่างกันหกโหนดจากโรงหล่อที่แตกต่างกันสามแห่ง ดังนั้นจึงเป็นข้อพิสูจน์เพิ่มเติมถึงความสามารถในการทำงานร่วมกันในแง่ของโรงหล่อต่างๆ
สิ่งที่สองคือมันใช้ อินเทอร์เฟซแบบได- ทู-ไดย์มาตรฐานอุตสาหกรรมที่เรียกว่า AIB ซึ่งเป็น Advanced Interface Bus ของ Intel สร้างขึ้นสำหรับผลิตภัณฑ์นี้และเป็นพื้นฐานของมาตรฐานอุตสาหกรรมสำหรับการเชื่อมต่อระหว่างลอจิกต่อลอจิกแบนด์วิดธ์สูงภายในแพ็คเกจ ดังนั้น HBM จึงเป็นมาตรฐานแรกสำหรับการรวมหน่วยความจำ และ AIB จึงเป็นมาตรฐานแรกสำหรับการรวมตรรกะ
AIB เป็นอินเทอร์เฟซที่สามารถใช้ได้ทั้งกับโซลูชัน EMIB ของ Intel และกับโซลูชันที่แข่งขันกัน เช่น ตัวคั่นซิลิกอน แต่สิ่งที่ยอดเยี่ยมมากเกี่ยวกับอินเทอร์เฟซนี้และ FPGA ที่ศูนย์กลางของระบบนิเวศนี้คือวิธีการผสมและจับคู่ที่เป็นไปได้ มีบริษัทหลายแห่งและมหาวิทยาลัยหลายแห่งเช่นกันที่กำลังสร้างชิปเล็ตโดยใช้ AIB ผ่านความพยายามที่ได้รับการสนับสนุนจากโปรแกรม CHIPS ของ DARPA ( Common Heteregeneous Integration and IP Reuse Strategies )
IEEE Spectrum:ตัวอย่างที่สามคืออะไร
Nagisetty:ตัวอย่างที่สามผมต้องการที่จะพูดคุยเกี่ยวกับการเป็นของ Intel Foverosวิธีการแก้ปัญหาซึ่งเป็นตรรกะ-on-ตรรกะตายซ้อนของเราและที่เป็นครั้งแรกที่พูดคุยเกี่ยวกับในเดือนธันวาคมแล้วผลิตภัณฑ์ที่เรียกว่าLakefield ได้รับการประกาศในเดือนมกราคมในงาน CES นี่คือการรวมชิปเล็ต แต่แทนที่จะวางซ้อนในแนวนอน เป็นการซ้อนในแนวตั้ง
การรวมประเภทนี้ช่วยให้คุณได้รับแบนด์วิดธ์ที่สูงมากระหว่างชิปเล็ตทั้งสอง แต่มันขึ้นอยู่กับอินเทอร์เฟซภายในที่เป็นกรรมสิทธิ์ และแม่พิมพ์ทั้งสองนั้นได้รับการออกแบบร่วมกันโดยพื้นฐานแล้ว เนื่องจากต้องวางผังพื้นร่วมกันเพื่อจัดการสิ่งต่างๆ เช่น การจ่ายพลังงานและการระบายความร้อน
สำหรับการซ้อนแม่พิมพ์แบบลอจิกออนลอจิก อาจต้องใช้เวลานานกว่ามากก่อนที่เราจะเห็นมาตรฐานที่เกิดขึ้นใหม่ในวงการอุตสาหกรรม เนื่องจากแม่พิมพ์ได้รับการออกแบบร่วมกันเป็นหลัก การซ้อนหน่วยความจำบนตรรกะอาจเป็นที่แรกที่มาตรฐานใดๆ พัฒนาขึ้นสำหรับการซ้อนสามมิติ
IEEE Spectrum:เมื่อออกแบบชิปแบบเรียงซ้อน สิ่งที่คุณต้องระวังคืออะไร?
นากิเซตตี:ปัญหาเรื่องความร้อนเป็นประเด็นหลัก อย่างที่คุณจินตนาการได้ การเรียงซ้อนแม่พิมพ์ทำให้ปัญหาด้านความร้อนรุนแรงขึ้น ดังนั้นเราจึงจำเป็นต้องวางแผนพื้นที่อย่างระมัดระวังเพื่อรองรับฮอตสปอตที่มีความร้อน เราต้องพิจารณาสถาปัตยกรรมของระบบทั้งหมดด้วย ความหมายของการใช้ 3D stacking จะส่งผลต่อการตัดสินใจด้านสถาปัตยกรรม ไม่ใช่แค่สถาปัตยกรรมทางกายภาพ แต่รวมถึง CPU หรือ GPU และสถาปัตยกรรมระบบทั้งหมด
นอกจากนี้ หากเราต้องการมีการทำงานร่วมกันแบบใดแบบหนึ่ง เราจำเป็นต้องมีระบบวัสดุที่ทำงานร่วมกันได้ มีหลายสิ่งที่ต้องทำเพื่อรองรับการทำงานร่วมกัน แต่ Thermals ฉันคิดว่าเป็นความท้าทายอันดับต้น ๆ และการจ่ายพลังงานและการจัดการพลังงานก็เป็นสิ่งที่ท้าทายเช่นกัน
IEEE Spectrum:ยังคงต้องใช้มาตรฐานประเภทใดในการพัฒนาชิพเล็ต
Nagisety:มาตรฐานอุตสาหกรรมเกี่ยวกับการทดสอบมีความสำคัญมาก โดยปกติ เราจะทำการทดสอบกับชิ้นส่วนที่บรรจุครบชุด เราต้องสามารถใส่ “ชิปเล็ตที่รู้จักดี” (ชิปเล็ตที่เรารู้จักใช้ได้ผล) ลงในบรรจุภัณฑ์ เพื่อที่เราจะได้ไม่ต้องลงเอยด้วยผลผลิตตกหล่นเนื่องจากชิปเล็ตตัวเดียวไม่ดีและชิปเม็ดอื่นดี ดังนั้น เราจึงจำเป็นต้องมีกลยุทธ์สำหรับการตายที่ดีและเราจำเป็นต้องมีกลยุทธ์สำหรับการทดสอบ
สิ่งอื่นที่เราต้องการคือการสนับสนุนหลายผู้ขายสำหรับการจัดการพลังงานและระบายความร้อน นั่นหมายความว่าสามารถติดตะขอเข้ากับชิปเล็ตแบบรวมทั้งหมดเพื่อจัดการพลังงานและจัดการความร้อน
และในแง่ของความสามารถในการใช้งานร่วมกันทางไฟฟ้า AIB ซึ่งเป็นอินเทอร์เฟซที่เราเผยแพร่เมื่อเดือนกรกฎาคมที่ผ่านมา เป็นเพียงมาตรฐานที่เราเรียกว่าระดับ PHY ซึ่งเป็นส่วนต่อประสานทางไฟฟ้าและทางกายภาพ แต่เราจำเป็นต้องมีมาตรฐานที่ก้าวไปถึงโปรโตคอลชั้นบนด้วย
ฉันเดาว่าอันสุดท้าย และอาจดูเหมือนชัดเจน เป็นมาตรฐานทางกล—แท้จริงแล้วตำแหน่งของ microbumps และการกำหนดเส้นทางระหว่าง microbumps นั้นจำเป็นต้องมีมาตรฐานเพื่อรองรับการทำงานร่วมกัน
IEEE Spectrum:คุณช่วยบอกเราหน่อยได้ไหมเกี่ยวกับปัญหา ” Know good die” และการทดสอบจะต้องแตกต่างกับชิปเล็ตอย่างไร
Nagisetty:มันค่อนข้างแตกต่างไปจากเดิมมาก เพราะความสามารถในการรับประกัน Known Good Die ได้อย่างสมบูรณ์นั้นโดยทั่วไปจะอิงจากการทดสอบชิ้นส่วนที่บรรจุหีบห่ออย่างเผ็ดร้อน ดังนั้น เมื่อใช้ชิปเล็ต คุณจะต้องสามารถทดสอบชิปเปล่าโดยพื้นฐานแล้ว ชิปก่อนที่จะบรรจุ ในระดับความสามารถเดียวกัน การทดสอบชิ้นส่วนที่บรรจุหีบห่อนั้นง่ายกว่า การจ่ายพลังงานที่ง่ายกว่า และอื่นๆ เมื่อคุณทำเช่นนี้กับแบร์ดาย คุณมีความท้าทายในการตรวจวัด เนื่องจากคุณมีแผ่นอิเล็กโทรดแบบละเอียดพิเศษที่คุณต้องตั้งค่าโพรบ
อีกสิ่งหนึ่งคือสิ่งที่คุณต้องการเพื่อทดสอบการตายอย่างอิสระ ไม่ว่าจะเป็นนาฬิกาหรือหลักประกันอื่นๆ เพื่อให้สามารถทดสอบชิปเล็ตแต่ละตัวได้อย่างเต็มที่ จำเป็นต้องได้รับการออกแบบในชิปเล็ต ชิปเล็ตไม่สามารถพึ่งพาซึ่งกันและกันเพื่อทดสอบได้ พวกเขาจะต้องสามารถทดสอบได้ทีละรายการก่อนที่จะบรรจุ
มีงานเกิดขึ้นในพื้นที่นี้ และมันสำคัญอย่างยิ่ง เพราะคุณสามารถจินตนาการได้ว่า เมื่อคุณมีชิ้นส่วนที่บรรจุหีบห่อที่มีเศษเล็กเศษน้อยอยู่ข้างใน ชิ้นส่วนที่บรรจุนั้นมีคุณค่ามากมาย และหากชิปเล็ตเหล่านั้นไม่ดีและไม่ซ้ำซ้อนหรือซ่อมแซมได้ แสดงว่าคุณทิ้งชิปเล็ตอื่นๆ ที่มีคุณค่าออกไปเป็นจำนวนมาก
IEEE Spectrum:ข้อดีอย่างหนึ่งของชิปเล็ตที่เสนอมานั้นไม่ได้ทำให้ได้ผลผลิตที่ดีขึ้นเพราะว่ามีขนาดเล็กกว่าและมีโอกาสเกิดข้อผิดพลาดน้อยกว่าหรือไม่
Nagisetty: Chiplets ให้ผลผลิตที่เพิ่มขึ้นอย่างมาก และนั่นเป็นเหตุผลหนึ่งที่ควรใช้ แต่ก็ไม่ใช่เหตุผลเดียวเท่านั้น การปรับปรุงผลผลิตขึ้นอยู่กับความสามารถในการทดสอบแม่พิมพ์เหล่านั้นก่อนที่คุณจะบรรจุหีบห่อ
IEEE Spectrum:ชิปเล็ตจะเปลี่ยนวิธีการออกแบบสิ่งต่าง ๆ ได้อย่างไร?
Nagisetty:การรวมหน่วยความจำแบนด์วิดท์สูงเป็นจุดพิสูจน์แรกและมีการใช้กันอย่างแพร่หลายใน GPU และโปรเซสเซอร์ AI ในระบบที่มีประสิทธิภาพสูง ดังนั้นในกรณีนี้ ชิปเล็ตและการรวมแพ็คเกจของหน่วยความจำได้เปลี่ยนวิธีการออกแบบและรวมชิปแล้ว